Pandangan dari Sidang Kemuncak RISC-V
Terdapat dua pengumuman daripada Sistem IAR dalam menyokong penubuhan ekosistem yang teguh untuk RISC-V. Yang pertama adalah dengan pembekal IP, SiFive, untuk bekerjasama untuk membawa alat pengompil dan debugger bekas kepada IP teras pemproses yang boleh dikonfigurasikan.
Integrasi alat dan IP dijangka menyokong pemaju untuk menyampaikan produk dan meningkatkan penggunaan arsitektur set arahan percuma (ISA) yang terbuka.
Anders Holmberg, Ketua Pegawai Strategi, IAR Systems, berkata matlamatnya adalah untuk membantu pemaju meningkatkan produktiviti dan memberi tumpuan kepada inovasi. "SiFive adalah peneraju dalam IP teras RISC-V komersil, dan toolbar IAR Embedded Workbench adalah toolchain yang paling banyak digunakan untuk membina aplikasi tertanam," katanya. Loghat adalah pada alat silikon dan alat pembangunan tersuai yang cekap, untuk memenuhi beban kerja pengiraan.
Bengkel Kerja Terbuka IAR untuk RISC-V akan disediakan pada pertengahan tahun 2019. Reka bentuk alat ini menuntut untuk menawarkan "kualiti, saiz dan kelajuan kod utama" serta penyahpepijat bersepadu dengan sokongan debugging simulator dan perkakasan.
Syarikat perisian juga mengumumkan kerjasama dengan penyedia IP CPU, Andes, untuk menyokong teras RISC-V syarikat, AndesCore N25 (F) / NX25 (F) dan A25 / AX25, dalam IAR Embedded Workbench untuk RISC-V. Versi pertama akan tersedia pada pertengahan 2019. Lanjutan arahan AndeStar V5 dan keupayaan penyesuaian arahan Tambahan Andes Custom (ACE) akan ditambah dengan Workbench untuk memaksimumkan kelajuan kod dan meminimumkan saiz kod untuk teras RISC-V.
Automasi dan pengkomputeran masa nyata
Versi terbaru suite alat dan teras EOSC-V yang baru dioptimumkan untuk pengkomputeran Linux dan masa nyata telah diumumkan oleh Codasip.
Suite perkakasan Studio 8 membolehkan pemaju untuk menulis penerangan peringkat tinggi bagi pemproses dan secara automatik mensintesis reka bentuk (gambar).
"Oleh kerana spesifikasi RISC-V ISA berkembang dan menambah jumlah ekstensi seni bina yang semakin meningkat, metodologi reka bentuk pemproses yang membolehkan kedua-dua penerokaan seni bina pesat dan penciptaan mudah RTL mudah dilaksanakan menjadi penting," kata Chris Jones, Naib Presiden Pemasaran di Codasip. "Apa yang diperlukan adalah bahasa penerangan peringkat tinggi yang dioptimumkan untuk RISC-V," tambahnya, memperkenalkan alat ukur itu.
Keterangan pensyarah ditulis dalam CodAL, bahasa perihalan arsitektur, dan kemudian RTL reka bentuk, bangku ujian, model platform maya dan kit pembangunan perisian pemproses (pengkompil C / C ++, debugger, profiler) secara automatik disintesis. Metodologi ini mengurangkan masa yang digunakan untuk mengekalkan kit pembangunan perisian lengkap (SDK) dengan menggunakan model pemproses tepat (IA) prosesor dalam CodAL ke Masa yang semestinya diperlukan untuk mengekalkan SDK yang lengkap dan pelaksanaannya berkurangan dengan ketara berkat metodologi yang menggunakan satu model pemproses tepat (IA) prosesor dalam CodAL untuk penjanaan SDK dan satu model kitaran tepat untuk pelaksanaan.
Fungsi dan ciri baru untuk suite alat generasi kelapan termasuklah sokongan untuk debugger LLVM dan OpenOCB, persekitaran pembangunan bersepadu Studio / CodeSpace (IDE) berdasarkan Eclipse Oxygen dan konsol yang lebih interaktif dan penambahbaikan kepada suite ujian dan pengesahan untuk menyokong RISC yang ditentukan pengguna -V sambungan.
Syarikat itu juga memperkenalkan pemproses 64-bit Bk7, menambah kepada keluarga Bk. Ia mempunyai saluran tujuh peringkat dengan ramalan cawangan, unit pengurusan memori penuh pilihan (MMU) dengan sokongan alamat maya untuk sistem pengendalian seperti Linux, sambungan standard RISC-V yang popular dan antara muka luaran standard industri.
Ia adalah pemproses berprestasi tinggi syarikat sehingga kini dan disesuaikan untuk pemaju untuk menambah arahan, daftar atau antara muka.
Studio 8 dan pemproses Bk7 secara amnya boleh didapati Q1 2019, dengan akses awal kepada pelanggan terpilih serta-merta.
Microchip mengumumkan bahawa ia menambah apa yang dipercayai sebagai seni bina RISC-V SoC FPGA pertama industri kepada ekosistem Mi-Vnya. FPGA menggabungkan Mikrosemikonduktor PolarFire FPGAs dan sub-sistem mikropemproses berdasarkan RISC-V ISA.
Menjelang Sidang Kemuncak, Yayasan Linux mengumumkan kerjasamanya dengan Yayasan RISC-V untuk mempercepat pengembangan sumber terbuka dan adopsi RISC-V ISA.